不懂就问，华为为什么要公布韬定律，公开了那不是西方厂商也可以叠加做了？

使用CN2/CN2GIA顶级线路，支持Shadowsocks/V2ray科学上网，支持支付宝付款，每月仅需 5 美元

## 加入品葱精选 Telegram Channel ##

知乎用户 张子枫 发表

如果你读完何庭波的论文就知道，本来就是在邀请更多厂家加入这个路线上来。西方也不是没有做，华为不过是用理论来坚定他们的信心，让他们投入更多而已。这条路线走的人多了，华为也更有机会取得突破，整个半导体行业的 1nm 极限也容易被绕过，于私于行业都是有益的。

不要怀疑中国最大的 Fabless 掌舵人的智商。

知乎用户 行迹八方 发表

最服的是那些瞎扯淡的博主

什么空间微缩，时间微缩都整出来了

这个韬定律本质就是 3 维堆叠

在上下尺度缩短通信路径

一样的摩尔定律，只不过换个方向

就能扯到时间上去

知乎用户 云野雁鸣 发表

华为的韬定律确实涉及到很多方面，我之前的看法也有不准确的地方。

这几天我查了不少资料，也问了一些半导体行业内的朋友，目前正准备写个几千字的长文，并且做成视频详细说下。

只是最近这几天，网络上对 “韬定律” 和逻辑折叠有非常多的质疑和嘲讽。

“搞赢学骗基本盘”、“3D 堆叠换了个名词”、“都是台积电英特尔玩剩下的”，诸如此类的评论不绝于耳。

哪怕是一些比较支持半导体自主替代的人，对于逻辑折叠的评价也往往是 “光刻机被卡后被迫绕路”、“代价巨大的悲壮之举”。

但我认为，以上几种观点全都是错的。

相比之下，人民日报对韬定律的一句评价：这是中国在全球半导体领域首次提出指导产业发展的新原则，我认为基本没有夸大。

具体细节先不说太多了，我就直接说结论吧：

华为的逻辑折叠不仅是 wafer to wafer，而且还做到了逻辑电路分布在不同堆叠层，这跟台积电英特尔 AMD 等等 logic+Memory / 缓存的 3D 堆叠有根本性区别。

何庭波 PPT 演示的晶体管密度提升，论文里已经明确说了是同一工艺的堆叠演进，2031 年的性能飞跃跟 EUV 无关（应该是堆叠层数涨到了 3 层或 4 层）。

黄勇（麒麟与巴龙首席架构师）分享的麒麟 2026 和麒麟 2027 应该是实际落地的芯片性能提升，何庭波论文里展示的后续升级是基于同工艺的理论值。

考虑到 2028~2029 自主产业也会逐渐导入国产 EUV，实际落地的芯片有可能是多层堆叠时间微缩跟单层工艺几何微缩叠加并行。

正如制裁加速了华为转向鸿蒙生态一样，被切断 EUV 也导致华为更加积极的寻求绕路。

但即使没有制裁，半导体行业传统的几何微缩越来越困难，海思或迟或早还是会走上这条路。

长期来看，随着先进制程越来越困难代价越来越大，我认为台积电迟早也要搞逻辑堆叠。

台积电目前没有做逻辑堆叠，一方面固然是因为能获得 EUV，传统的微缩晶体管仍然能走的下去。

但更重要的原因还是产业链惯性，当前先进制程相关的所有工具链，包括但不限于台积电工艺库、ARM 的 IP 核、EDA 设计工具全都默认在平面芯片上设计的。

最典型例子就是 ARM 的 IP 核，当前同一个 CPU 不可能出现部分电路在下层部分电路在上层的状态，而逻辑折叠却可以将横向长距离改成竖向短距离来缩短电路减小电阻。

华为被制裁后 EDA、IP 核、先进制程都要推倒重来，但同时也能化危为机，深入产业链每一个环节，能够从全局角度垂直整合发挥出协同优势。

而台积电目前没必要也做不到，这才是短期内不做折叠的核心原因。

知乎用户 现实主义理想者​​ 发表

列位，您记住喽：

物理定律是公平的，它不会只在你这里生效。

知乎用户 天下无敌大元帅​ 发表

华为目的就是这个，公布这个就是让全世界做选择，到底跟不跟。

何庭波最近被人民日报采访，她在里面说了，华为只是因为外部偶发性缘故，比其他公司更早的碰到了障碍，即便没有制裁因素，如果按部就班的继续发展，等台积电搞出来 2nm 之后，还是会碰到障碍。

所以就算是没有制裁，华为在五年后也要开始思考怎么在制程到头的情况下继续提升性能。

全世界现在其实都需要一条新的路子，面临新的技术升级选择。

华为现在跳出来说一句，“我已经找到了摩尔定律失效后的新的升级方向”，这里注意下，尤其是有些回答，摩尔定律实际上是过去经验下的产业规律总结，而不是技术指导。

现在其他的半导体公司就必然面临选择，华为如果说的对，那还有必要继续在未来五年继续投入制程升级这个路子么？五年后碰壁了还怎么提升？现在换技术路线是不是跟在华为后面吃灰？产业生态是不是要被华为定义了？

这些都是疑问，都可以说是艰难的选择，因为从何庭波采访来说，这个问题未来是必须要解决的，现在 3nm 迟迟普及不了，没办法降价，2nm 又更贵，而且预期的性能提升也不够理想，2nm 之后又该怎么办也没人能解答。

当然华为的路线是不是足够的有生命力，能持续几十年，这个也不好说，但是就目前来看，不管华为怎么说，实际上都可以认为是从设计上重新出发。

类比下就是从原来摊大饼式的城市建设，开始进行功能分区，性能调优，顺便加上低空出行，提高效率，比方说原来可能是各种城市职能散乱的分布在各个角落，之间交流也只能通过地面公路，要实现一个功能得跑表全城，华为的方案就是搞地铁，搞飞行汽车，然后相关联的职能区放在一个办公楼。

华为的这个方案我感觉顶多能管二十年，迟早会走到优化空间到头的门槛，但是不得不说，这个方案肯定是有用的，而且半导体的定义权又是要重新回到 Fabless 手里了，因为制裁导致的这几年的价值错配，也就是制造比设计更重要，会重新回到过去的地位。

华为提出的这个方案，未来其他家会不会跟，我认为主要就是看华为下半年的新芯片发布之后的实际反响了，如果华为能以等效 5nm 的制程做出顶尖 3nm 的性能出来，那对全世界都是一个拷问，其他家要不要跟。

跟的话在先进制程上的投入就会减少，那我国搞出来光刻机提高先进制程的时间就越充裕，不跟的话，华为用实际表现证明了低制程也能有高性能，制程红利变少，成本优势被放大，没优势了怎么办。

所以这是一个对全世界 Fabless 厂两难的问题，也是充满诱惑的一个问题，是不是要让半导体产业价值重新回到 Fabless 上，而不是台积电上。

知乎用户 罗素 发表

我发明了人要吃饭定律！

知乎用户 这里 发表

目前在上海某保密研究所攻坚中，且听龙吟！

IP: 上海

知乎用户 落叶不知秋 发表

因为韬定律本身并没有任何实质内容，公开就公开了……tau for tautology.
这东西当然没错，甚至是太对了，对到成了永远不会错的车轱辘话。
再把快 10 年前就已经成为方法论框架的 STCO 包装一下，打包一下近几年的行业趋势，起个新名字，就成了定律了。

当然你要说没有价值，那也不对。
τ还是个比较有潜力的抽象概念，问题主要出在τ本身都不明确的情况下就强行裱糊出了τ定律，那也只能是车轱辘话了。

华为发表「韬（τ）定律」，半导体技术实现新突破，具有哪些重要意义？对中国半导体产业发展有什么影响？

所以说到底华为公布这个τ定律就是只要把τ这个概念的影响力打出去就行。它的定位是

τ scaling is the first scaling principle since Dennard to give the entire stack a shared optimization target.
It also indicates to industry strategists and capital allocators that the next dollar should follow τ, not nodes.

本身就是很务虚的。

和τ定律配套的核心技术 LogicFolding 也是工程难点驱动的，并不需要担心其他厂商 “也可以叠加做”。

逻辑堆叠这事情从来都不是其他厂商不知道或者做不出来，而是不经济，在先进制程还在顺利演进的情况下缺乏动力进一步推进。

华为没有选择，就付出了很多努力把 LogicFolding 推进到实用化，包括高密度的 hybrid bonding（～1.5‌μm，TSMC 量产水平是 6‌μm）和极高的对齐精度、W2W（wafer-to-wafer）良率的巨大挑战性，SkyBridge 垂直布线，SkyClock 在流片后调整堆叠的 die 之间的时钟偏移，和北大合作开发真 3D 的 EDA 工具……

这些也都不担心别人学，知道原理和工程上做得出来、做得经济是两码事。

知乎用户 i0nium​ 发表

摩尔定律都公布了几十年了，谁不知道啊 ？

你知道了就能做出世界第一的光刻机，你就能做到世界第一集成度的芯片 ？

公布韬定律，国外厂商就能用落后 8 代的光刻机做出 3 纳米芯片吗 ？

要配合韬定律，从设计理念，到 EDA 软件，到流片，到封装，整个产业链都要重塑。

华为已经磨合了 6 年了，，，国外芯片产业链要磨合几年 ？

知乎用户 白银先生 发表

我这就用最直白、最不绕弯子、最一针见血的方法告诉你：我没绷住。

含金量不如盘古大模型。

知乎用户 岁寒时 发表

巧了，恭喜你答对了。

但稍微要调整一下，实际应该是，老美先做了（还在进行中），中国也在做（华为只是明面上的）

之所以说华为只是明面上的，因为老中也有 DARPA 这样的机构（只有名字是公开的），内容保密，无从得知，相关非涉密线索已在本回答评论区内。

老美 DARPA，携美国全国半导体科研底蕴，除了你所能想到的全部知名美国半导体企业，还有一大批比如诺格、洛马、休斯实验室等军工底蕴，再加上一票知名大学。（PS：TSMC 不是 ERI 成员，无法上桌）

这就是始于 2017 年的 ERI 计划，1.0 计划已经阶段结束，2.0 计划正在进行中。

ERI 计划的目的、理论、工程方案和华为何老师所论述，几乎完全一致。

这里摘取 ERI 1.0 斯坦福大学的工程验证结果：

翻译为：

斯坦福大学的研究人员已在 7nm 与 90nm 工艺节点上完成了此类 3D 芯片的仿真，并应用于多种神经网络训练与推理模型。结果显示，与传统二维 7nm 芯片相比，7nm 工艺的 3D SoC 能效（能耗 × 执行时间的乘积）提升了 323-646 倍；即使是 90nm 工艺的 3D SoC，也比传统二维 7nm 器件的能效提升了 35-75 倍。线性回归、逻辑回归、PageRank、单源最短路径（SSSP）及广度优先搜索（BFS）等算法均验证了这一结论。

DARPA ERI 计划和何老师论文内容，详见我这个回答：

如何评价华为发表的半导体领域新定律 “韬（τ）定律”？

知乎用户 图拉丁 发表

我看到韬定律百度百科中一段话非常有道理，我们来一起看看：

华为提出韬定律，本质上是换道超车。它跳出了西方主导的 “制程军备竞赛”，从“空间维度” 转向 “时间维度” 寻找增长点，这为受制于光刻机瓶颈的产业提供了全新的突围思路。——韬定律百度百科

现如今制程工艺还没有到物理极限，很多企业或者产业应还会再卷这块，所以即使有其他的解决方案，新的定律也需要投入时间去研究的！而华为在这方面做了 6 年了，这次提出最核心的价值就是帮助中国半导体产业，特别是受到光刻机先进制程芯片影响的企业。

目的是华为给打了一个样，来全国的半导体产业开始用新的定律超越吧，把性能提升吧！这会快速的带动产业繁荣，无论是手机厂商想要做芯片，还是汽车厂商想要做芯片。想要完全自主化的打造高性能芯片，还担心被制裁，那用这套模式！

我们要知道中国还有好几个像华为这样的企业，被制裁被限制不能跟着用先进制程，只能拥抱国内的技术，那是不是能带动大疆无人机、云台等设备有更加智能化的表现，帮助汽车厂商造芯片可以有更加高性能高智能表现！

至于西方厂商，设计芯片并不难，折叠逻辑概念也容易实现，但我觉得他们要操作肯定绕不过专利，相信华为已经拥有了该定律的很多专利了！查询资料发现：

华为韬定律已构建严密专利壁垒，核心涉及逻辑折叠与金刚石散热技术，累计申请专利上千项‌。该技术并非无专利开放，而是通过知识产权保护推动产业合作，主要应用于麒麟与昇腾芯片系列。仅与 “逻辑折叠” 这一核心技术相关的专利就有‌200 多项‌，形成了完整的技术壁垒 。

所以推动背后一定是知识产权的，不是我想到了你也想到了，你就能干，不是这样的，是我先想到了，我注册专利了，你要搞你可能就绕不过我专利了，而这个专利我们能看出来包含了设计能力还包含了制造能力！绕不开始终绕不开！

那西方可以做，那也绕不开，而且何况西方的骄傲性格，暂时还需要依附台积电和三星再卷一把制程工艺，还没有到物理极限。至于深度的解决方案，除非不是通过时间维度来解决问题，3D 立体的维度来解决问题。不然还是找华为！

不得不说华为的海思半导体可能从此之后不再是一个不盈利，只是为华为内部提供半导体系统级解决方案的企业了，可能还有专利授权、以及带动产业发展的指导服务商价值！

说白了，这就是中国半导体在被卡脖子时蹚出的一条新路。华为提前六年布局，拿三百多款量产芯片跑通了模式，还攥住了核心专利，既给自己蹚出了活路，也给全行业指了新方向。西方还沉溺在旧的制程游戏里，而我们已经靠这套新玩法，把主动权握在了自己手里，说不定这就是后摩尔时代，全球半导体破局的真正开始。对此大家是怎么看的，欢迎关注我 “创业者李孟” 和我一起交流！

知乎用户 创业者李孟 发表

三星的 3D NAND 都快叠到 1000 层了，你现在才允许人家堆叠，是不是有点迟了

知乎用户 握咪脱服 发表

但凡在正路上能超越，都不会选择去弯道超

知乎用户 杨若泰 发表

吃瓜群众眼中的韬定律：遥遥领先，是后摩尔时代的芯片制造灯塔。

台积电，三星，Intel 眼中的韬定律：毫无营养，用来骗不懂芯片制造外行的 “高大上” 术语集。对芯片未来发展没有任何启发之处，因为这个 3D 堆叠已经在量产了，逻辑折叠说白了就是每一代制程工艺在设计优化过程中的一个流程。

虽然在有限的面积塞入更多晶体管理论上可以直观提升芯片性能，但晶体管密度大数量多≠芯片的高性能。

上面这句话你会看着很矛盾，因为华为新发布的韬定律说了，通过 3D 堆叠 + 逻辑折叠技术会极大提升了芯片的晶体管密度，能带来可观的性能提升。

OK，用数据说话，以台积电 5nm EUV 工艺生产的麒麟 9000 和与其同时代的苹果 A 系列芯片，高通 888 芯片为例。

麒麟 9000（台积电代工）：

晶体管数量：153 亿

芯片面积：113.3mm²

晶体管密度：171mtr/mm²

A14（台积电代工）：

晶体管数量：118 亿

芯片面积：88.0mm²

晶体管密度：134mtr/mm²

高通骁龙 888（三星代工）：

晶体管数量：约 100 亿

芯片面积：约 83mm²

晶体管密度：127mtr/mm²

由于当年三星 5nm 工艺水平拉胯，当年高通骁龙 888 又被称为新一代火龙。

虽说当年的骁龙 888 单论性能仍在麒麟 9000 之上，但由于三星糟糕的制程工艺带来的热控制翻车，以至于在芯片综合对比中，骁龙 888 远不如麒麟 9000。以此得出当年的高通完全不如麒麟，给麒麟提鞋都不配，没问题吧？

别高兴太早，麒麟 9000 与 A14 相比则是被后者完全碾压，苹果以更少的晶体管，更小的面积，低密度，占尽参数劣势，性能显著强于麒麟 9000。

这时有人肯定要说了，苹果有出色的 iOS 在，CPU 位置栓条狗都能赢。

OK，继续以数据说话你不会以为我在以安兔兔跑分为例吧？我参照的是 geekbench6。

先简单介绍一下 geekbench 跑分软件，只区分芯片架构 / 指令集，只要芯片架构 / 指令集属于 x86-64，ARM64，RSIC-V 就能完整进行测试。并且 geekbench6 这个软件，不跟任何厂家进行测试适配，也不需要适配，直接跑就行了，都是 CPU/GPU 的通用测试项，基本不受系统差异影响。

geekbench6 测试内容简要如下（此部分不做过多解释，直接以豆包查询到的信息为参照，如有异议，请拿出技术侧论据）：

Geekbench 6 分 CPU（单核 / 多核）、GPU 计算、AI/ML 三大块，全部是贴近真实应用的负载，不是纯理论跑分 。

一、CPU 测试（核心，分 3 大类）

1️⃣ 生产力（日常用得最多）

文件压缩：压缩 / 解压（Zlib 等），模拟发邮件传文件。

HTML5 浏览器：渲染真实网页（维基、Instagram 等），测网页流畅度。

​PDF 渲染：打开大图 PDF，模拟文档查看。

​导航路径：离线地图算路线（Dijkstra 算法）。

​照片图库：照片分类、标签、检索（SQLite+MobileNet）。

2️⃣ 开发 / 创作（偏重度）

Clang 编译：编译 Lua 代码，测编译器速度。

​3D 资源压缩：ASTC/BC7/DXT 纹理压缩。

​光线追踪：简单光追渲染（测 CPU 渲染能力）。

​ 运动恢复结构：2D 图转 3D（AR/VR 基础）。

3️⃣ 机器学习（AI，GB6 重点加强）

物体检测：识别照片里的人 / 动物 / 物体（RetinaFace）。

​图像分类：给照片打标签（MobileNet）。

​人像分割：抠图、背景虚化。

CPU 小结

单核：日常 APP 打开、滑动、网页响应、单任务速度。

​ 多核：多任务、后台并发、压缩 / 编译 / 批量处理。

二、GPU 计算测试（≠游戏帧率！）

用 Vulkan/Metal/OpenCL，测通用计算，不测游戏 FPS。

AI 类：背景虚化、人脸检测、风格迁移。

​图像处理：边缘检测、高斯模糊、HDR、照片滤镜。

​物理模拟：粒子特效（烟雾 / 水流）、N 体模拟。

​特征匹配：两张图找相同点（AR / 图像比对）。

GPU 小结

看 AI、修图、视频处理、AR 快不快，不能直接等同于游戏性能。

三、内存与系统（隐性计分）

测内存带宽 / 延迟、缓存效率，内存弱会拉低总分。

​对大小核调度、多核心协同敏感（手机明显）。

麒麟 9000 与 A14，皆为 ARM64 结构 / 指令集的芯片。因此，不存在所谓的什么识别少核心或只识别 8 核心的现象。

在 geekbench6 中，两个芯片分数如下：

麒麟 9000：单核约 1700，多核约 4300。

A14：单核约 2070，多核约 4700。

这时候我知道某些人要说啥，啊，A14 性能大核频率高所以所以单核领先的多，你看多核就没啥差距。

OK，依旧数据说话。

A14（六核）：2×3.1GHz + 4×1.8GHz；GPU 1.28GHz

​麒麟 9000（八核）：1×3.13GHz + 3×2.54GHz + 4×2.05GHz；GPU ~0.85GHz。

还有疑问吗？大核频率 A14 比麒麟少 0.03Ghz，A14 比麒麟少俩核心。

以 A14 的分数为参照物。

麒麟 9000 单核性能约为 A14 的 82.13%，多核性能约为 A14 的 91.5%。

但是，麒麟 9000 的晶体管数量约为 A14 的 1.29 倍。

回到韬定律本身，晶体管数量为 1.29 倍，密度为 1.27 倍的麒麟 9000，同样的制程工艺，单多核性能超过 A14 了吗？没有。

那么韬定律成立吗？不成立。

因为拥有更多晶体管更大的密度的麒麟 9000，按韬定律的逻辑麒麟 9000 应该强于 A14 才对。

但在同一制程工艺下，麒麟 9000 却不如晶体管数量，芯片面积，晶体管密度都不如自己的 A14。

然后韬定律能仅以 3D 堆叠 + 逻辑折叠，就无视制程工艺落后带来的能耗瓶颈，将芯片性能提升 51%，并且可媲美台积电第一代等效 3nm 工艺，还是在同为硅基的前提下。它存在么？

此硅非彼硅是吧？也行，那这跟韬定律有什么关系？这不是因为换了个更适合制造芯片的基材，所以使得芯片不再受现有制程工艺限制了吗？

如果基材是同一种的前提下，那这材料的性能上限就在那，那么以此材料制造的芯片性能受制程工艺影响就是绕不开的。还说少了，更先进的制程需要的硅纯度也更高。

这有那么难理解吗？

违反基本物理，违反科学规律的，一般叫做大跃进，而大跃进虽然能带来精神层面的 “赢”，但不能让中国芯片实现真正的突破，只会带来更为不利的落后。

我们的芯片产业还有时间能禁得起这样的弯路吗？恐怕不能。

实事求是才是真。

知乎用户 符箓​ 发表

我大侄子是搞芯片的，EUV 之父，能半小时手搓一台 EUV，据说张忠谋黄仁勋见他都要跪下来叫爹。

跟他聊了一下，他断言华为这啥韬定律没啥意义，理由有二:

一，这啥定律提出者不是美国人，甚至连绿卡都没拿到。

二，华为不是一家美国公司，甚至都没在新加坡注册，归根结底只是一家国产，没有国际化。

知乎用户 鸟宇 发表

1、这个定律只是一个初中物理公式。

2、市场嗅觉很灵敏，蹭这波美股大涨的热度，在 A 股出货。

知乎用户 飞翔的鸟 发表

那论文分类上是个展望性的论文

全文根本就不涉及什么具体技术手段，更多就是对未来研发趋势的一种展望

你看了这个论文，只相当于你知道了考上大学的方法，除了上学，还可以补课

这种纯理论上的展望性论文，无法直接指导具体生产，根本不存在什么你所想的 “泄露天机” 一样的后果

知乎用户 OldBlack​ 发表

再重复一遍之前的回答吧。

韬定律不是自然定律，不是自然定律，不是自然定律…..

摩尔定律也不是自然定律，不是自然定律，不是自然定律…..

重要的事情说六遍。

都是一种趋势。

所以翻译过来就是华为提倡逻辑折叠趋势，公布未来经营方向！

华为公布的是经营方向！

华为公布的是经营方向！

华为公布的是经营方向！

华为公布的是经营方向！

大白话就是：我开团了！

全栈优化！

你们来一起耍吧！

知乎用户 荣值 发表

一个冷知识，摩尔定律不是定律。

摩尔本人当初也没说这玩意是定律，他只是对半导体的发展趋势总结然后进行预测。

只不过后来的人为了强化人们对半导体发展的感知，给这个预测加了定律二字而已。人家本人没这么不要脸。

知乎用户 怂了 发表

这不就是当年毛主席那套好思想是越辩越明的思路吗？

你要反对我你就得去了解我。

如果这个东西是好的，你跟的话你就成为了我，你不跟的话你就落后，落后就要挨打。

虽然我不太懂芯片这个玩意，但是这阵子猴狗蛙的叫声太大。我感觉这个应该是个好东西。

知乎用户 青雀的单推人​ 发表

既然韬定律这么吊，那么无韬定律不知道吊不吊，能孕育出什么

知乎用户 momo I 发表

华为故意骗了一波国内官媒和自媒体，其实在面对技术人员的原分享中，韬定律是很踏实和务虚的。

在技术会议上，它诚恳地给大家指明了一条通往高山的路，以及路上的艰难险阻，邀请全球厂商一起来爬；

但是到了新闻稿里，就成了独特先进设计思想、预期 31 年攻破 1.4nm 技术弯道超车了。

国内一群对芯片一窍不通自媒体和赢学博主再借题发挥，加入一堆中又赢、打破西方垄断的内容，又招了一波黑。

知乎用户 ElementalRoyalty 发表

也是啊，当初为啥要公开 “光刻厂” 呢？这不是妥妥的那啥吗？

知乎用户 土木 boy 发表

1、这个不是完全的新路，是用新方法走了一下旧路。

3D 堆叠是个很老的技术了，英特尔 2020 年已经商用成品，AMD 的 X3D 系列处理器卖了多少年了。

但是，华为的设计特色在于，把多层芯片视为一个大芯片去设计。优化布线，达到降低功耗提升频率的目的。

这个确实是其他厂商还没有做的，其他厂商是上面一块芯片，下面一块芯片独立设计，然后连起来。

华为用这个办法，在工艺不变的情况下，进一步提升了性能。

2、这个路线还有很多问题

夏总的原话

但当前这个项目还有不少的工程瓶颈，并不是我们 “不知道该怎么设计”，而是工程上电路级折叠的 Bonding 密度今天还没有完全跟上。

说白了，上下两层逻辑最简单的就是一根线直接拉通，但当前两个 Die 之间的 bonding 间隙大于了金属的间距，当前 Bonding Pitch 差不多是 2um，而顶层金属 pitch 只有 0.72um（360width & 360space），这导致电路折叠在物理上还需要绕线，而一旦绕线冗余变多，前面辛辛苦苦通过逻辑聚合、RC 缩短、时钟树收缩拿到的收益，就会被吐出去一大部分。

所以我们与工艺开发的在持续迭代，降低 Bonding 与金属层的 Pitch 的比值，让这个齿轮咬合，也就是 gear ratio 降至≤3 以内，实现逻辑折叠的晶体管与互联密度对等、直通无冗余不绕路。

所以 4GHz 这件事，也就是鲲鹏 960，今天并不是来讲一个口号，而是一个非常明确的工程预告：

路已经在那里了，鲲鹏 960 将与工艺携手，往前跨过某一台阶时，产品化。

目前，工艺还在迭代进化。

用 n+3 的工艺，实现 4Ghz 的频率，华为论文的表上写的是 2029 年。目前做不了，按照计划可能做得到。

3、其他厂商会不会跟进？

3D 封装技术的现成的，视为一个芯片设计当然也能做到。

但是代价是什么？

芯片的面积和良率有关，你设计成两层，这是两层的面积。

另外你通过工艺去连接两层，这个也有成功率的问题，成本比传统芯片升级办法不一定有优势。

另外，目前的路线

芯片频率进步的速度还可以，麒麟 9030pro 的性能核心频率是 2.75GHZ。2026 年通过 3D 堆叠设计（华为起名叫逻辑折叠）可以到 3.1Ghz，2029 年如果顺利，可以到 4Ghz。

但是，IPC 更高的 A18，在 2024 年已经 4Ghz 了。

华为是光刻机被锁死，n+3 工艺到头，再提升，工艺循环进展一切顺利，4 年可能从 2.75Ghz 提升到 4Ghz。

麒麟 9030pro 的 2.75Ghz 超大核，gb6 分数在 1700 分到 1800 分

苹果 A13 的 2.65Ghz 超大核，gb6 分数在 1710-1757 分，基本是一个档次的核心。

如果不再改变核心，就是单纯怼频率。

2029 年，华为处理器的单核 gb6 性能是 2500 分到 2800 分

依然不如天玑 9400 的 2809-3010 分

天玑 9400 是 2024 年的处理器，华为到 2029 年依然追不上。

所以其他厂商短期内，不太会跟进还不成熟的技术，在半导体升级遇到瓶颈的时候，可能走华为进化的路线。

让 3D 堆叠芯片是为一块大芯片的设计流行起来。华为和中芯国际遇到的工艺难题，业界也会有较高的解决办法。

知乎用户 曲舞飞​ 发表

不公开怎么拉盘？半导体行业那些高层都等着卖公司呢

知乎用户 Clarence 发表

要商业化的东西，藏是藏不住的。

人无我有，人有我优，人优我特，人特我新。

快一步就好，稳定带领行业前进，这才是正途，不怕你跟，就怕你不跟。藏着掖着一脑子小聪明，最后的结局就是日本氢罐仙人。

知乎用户 呼逻释利​ 发表

喏，你看吧，我说什么来着。

还没过去一个月呢，这种抢先塑造记忆锚点作用就凸显起来了。

如何评价华为发表的半导体领域新定律 “韬（τ）定律”？

我毫不意外，甚至可以断定，在未来两三年 “3D IC 技术路线是华为首创，别人都是抄华为”、“3D stacking 就是抄袭的华为的 logic folding” 之类的言论会出现。

知乎用户 筱杰 发表

氢弹，核弹，洲际导弹，原理甚至都是公开的，为什么只有寥寥几个国家搞出来？问题在于不同的高度的人看一个定律，所得到的东西是不一样的。譬如说这个涛定律，HUAWEI 已经对韬定律研发了 6 年了，在它眼里就是能指导精确到刻板子级别的操作，逻辑折叠就是把一部分运算竖着算，以前全是恒着算。而 AMD，英特尔，英伟达的折叠全是宏观意义上的，没有精细到逻辑运算级别，和多核 CPU 一个意思，把核放到上面，下面罢了。所以，这些传统半导体公司，看到韬定律，也就只会像刚学物理课本的高中生一样，知道是啥，但难以深入理解。高中生一般刷个三年题都不一定吃透很多物理定律，放到半导体领域，可能就是 6 年起步了。

知乎用户 哈哈哈 发表

阳谋而已，要的就是他们跟进。

现在谈论芯片都是摩尔定律的 X 纳米、Y 纳米，话语权全在西方语境下。

未来讨论芯片，全换算成以每平方毫米包含多少百万个晶体管（MTr/mm²）这个单位，这个才是华为的目的——达到事实上的标准。（虽然这个标准不是华为首创，但是换语境这件事情是必须的）

这个目标，需要有足够多的厂商跟进才行。

知乎用户 MFMAL 发表

我发布楼定律，楼建得越高，人住得越多

知乎用户 坤坤 发表

科技上的任何一点进步都是靠磨和耗来实现的，比如光刻机，都知道有这么个东西，但不知道的是，这东西是集世界各国最高精尖的科技力量和庞大的资本力量历时 200 多年才发展到现在这个样子的。

1822 年法国人发明了光刻机，50 年代才用于微电子制造，直到今天，发展了 204 年了。

其中的零件，比如小小的光刻胶之类的都需要数年或者数十年的经验的积累，思维创新或许重要，但经验或者秘方更重要。

而我们要实现超越，可想而知多么的艰难？

西方的进步，我们赶超不容易，而我们的进步，西方赶超就容易了？

要知道在信息领域，华为集中国最顶尖的人才，搞了 37 年了，任正非从四十多的中青年到现在都八十多了。

国外有这样庞大而又专精的科技公司吗？

人类其实很无奈，因为任何的科技创新都得靠时间来磨，一代一代的接力才行，好东西都是这么来的，而靠供应链组装，急功近利的做公司思维，是永远无法立足的。

现在想想，比亚迪在电池行业也 30 年了。

知乎用户 萌主 发表

其他厂商要用这技术，更有利于华为。这技术链上绑定了大量公司。用的多，这技术发展更好。

知乎用户 看看 发表

这是个系统工程，华为被逼着什么都要自己来，成了全能选手，到目前世界上没有一家公司有这么全面的能力了。

另外一点，举国体制为华为提供了很大支撑，鬼佬是不具备这个条件的。

还有就是鬼佬有路径依赖，没有华为这种紧迫性，不这样就没有退路了。

其实很多鬼佬公司也一直在做突破物理极限的事情，譬如皮衣说，他的卡性能提高了 100 倍，蛙积只贡献了 2.5，其他都是设计层面的贡献。

至于全盘另起炉灶，只有华为一家了，因为是迫不得已的事情，也只有华为具备这个条件。鬼佬想学，下不了决心，暂时也没必要。

韬和 ds 这些，背后没有人在高屋建瓴，你信吗？

马斯克二流子一样吃了个席，因为他看重的商界代表人物，一个都没来，回国后，发了个贴吹重庆车站，注意他说的重点，是效率，也是个韬啊，和时间有关，中国政府中国人民是个最厉害的韬。

知乎用户 慢漫记 发表

三星之前的路线图其实是类似的，2026 加入局部铜散热片。

2027 水平放置处理器 /DRAM，整体加铜散热片。

2028/2029，处理器双层堆叠。

因此，是否公布其他厂商都可以去做。

华为真正超前的地方，就是把一系列新的技术今年底就端上来。

知乎用户 罡元 发表

西方公布了摩尔定律，其它国家就能按这个速度造芯片了吗？asml 公布了 euv 光刻机的原理，国内就能生产了吗？

公布，自然是要申请专利，专利申请了，原理你是明白了，但华为走的路是被专利堵死了，想要做叠加？要么找华为授权并交专利费，要么自己乖乖地重新趟一条路出来。

知乎用户 金银妖瞳 发表

发这个东西感觉就是在向全世界宣布：我是纸老虎，没什么真材实料

老黄看到这个估计半夜笑醒，就这？

知乎用户 王乎 发表

你问到了这场全球半导体科技战里，最本质根源的问题了。

为什么华为要把 “韬定律” 公开，不怕西方厂商也叠加跟进吗？

因为顶级的大战略，从来都是 “阳谋”。

世界上最顶级的阳谋往往是无解的——我把密码本和路线图堂堂正正地摆在桌子上，明明白白地告诉你未来半导体就得这么玩。西方巨头看了觉得很对，但他们就是抄不走。因为这套战略的制定，原因之一就是依靠的是中国半导体产业独有的 “资源禀赋” 和“泥腿子生态”。你有我没有，我强你不强。如果走上这条三维逻辑折叠的路，西方那些坐在象牙塔里的万亿级巨头，根本没法跟中国玩。

既然看到了路线图，西方巨头的商业模式会卡在什么地方？

他们会卡在 “象牙塔” 与“跨国传话筒”的致命鸿沟里。

在 3D 逻辑折叠时代，芯片的设计和制造已经融为一体了。但现在的硅谷，不管是英伟达还是苹果的顶尖架构师，绝大多数可能一辈子都没进过晶圆厂的干净间。他们是在开着恒温空调的办公室里，看着 EDA 软件里亮起的绿灯，做出 “完美构想”。他们之所以还能维持神话，靠的是三十年前美国本国还有工厂时留下来的几位“行业老兵” 在撑底子，配合派驻到台积电的 “驻厂工程师” 当传话筒。

这种模式在 2D 时代能转，但在 3D 时代，物理规则开始不讲理了。3D 堆叠页面意味着热、电、磁、机械应力在微观空间里的强耦合。温度一变，芯片就会像烤熟的鱿鱼一样发生微观翘曲，数十万个垂直通孔瞬间拉断。这种极端物理灾难，西方的 EDA 软件根本无法完美仿真。 当问题在量产线上爆雷时，英伟达在西半球（硅谷），台积电在东半球（台湾）。驻厂工程师看到了开裂，但他动不了总部的图纸。两家独立的上市公司开始为了合同、法务和免责边界扯皮、开会、写跨国报告…… 这种 “跨国传话、不见工厂” 的脱节，就是英伟达 Blackwell 芯片因为微观翘曲整整延期数月交出的血淋淋的学费。

中国企业内部同样会扯皮，为什么却能把这个问题解决掉？

因为在中国，我们有全产业链肉搏的地理聚集，和被生存危机逼出来的迭代速度。

中国企业内部当然也天天吵架、互相推诿。但不同的是，我们面临的是 “不成功便成仁” 的生死存亡，任何所谓的 “部门墙” 和商业边界，最终都会被强烈的求生欲强行按下暂停键。

最可怕的是我们的空间距离：在深圳，芯片设计、EDA 软件、先进封装、材料商全在方圆几十公里内。往往设计小哥和封装线总工为了一个 3D 堆叠变形的问题吵架，一碗泡面还没吃完，两边就已经开车到了下一家代工厂的实验室。 封装工程师会直接把设计小哥按在显微镜前：“你看看这个通孔是怎么断的，现在、立刻、当着我的面把图纸改了！”。

即使放宽到全国，坐上高铁或飞机，几个小时内全产业链的巨头就能坐在同一个车间里吃盒饭、当场改图、当晚重新排版试产。这种用海量产品、肉身跑出来的 “不规则物理参数”，是西方坐在硅谷办公室里看软件报告永远无法获得的底层红利。

如果这不是弯道超车，那这场 “阳谋” 的终局会是什么？

这是一场强行换轨的生死长跑。

我们必须承认，在传统的几何缩微单点技术上，西方巨头和台积电依然构筑了极高的壁垒。如果继续在他们的赛道上买设备、拼线宽，我们毫无胜算。

但韬定律的阳谋之处就在于，它直接开辟了第二战场：我不跟你拼谁的晶体管做得小（空间），我跟你拼谁的系统延迟降得快（时间）。 中国把这个定律公之于众，就是在确立一套全新的产业演进标准。西方巨头看到了，如果选择跟进，他们就必须打碎自己那暴利的 “设计与制造分离” 的商业模式，去忍受跨国产业链重构的阵痛；如果不跟进，随着传统摩尔定律走到物理极限，中国就会在未来的 10 到 15 年里，依靠这套软硬一体、天天泡在工厂里喂出来的 3D 系统工程能力，强行抹平并超越最尖端制程的性能。

手里有枪（光刻机）的人，是不愿意去泥潭里肉搏的。而这场阳谋，就是要把这场半导体竞赛，活生生拉进西方最不擅长、而中国最无敌的 “全产业链肉搏战” 中。路标一旦立起来，长跑的节奏，就由不得西方了。

这就是最本质的核心问题，有些事，我能做，你不行，有些事、有些路径，我做就是比你快、比你有优势。

知乎用户 夏木 发表

公布的最主要原因是需要热点炒作。

堆叠不是新路线，散热问题是无法逾越的物理定律，所以不热衷。

知乎用户 路边野人 发表

2026 年 5 月 29 日上午 8 点，中国非著名科学家李亭波发明了生命 - 食物守恒定律，并无私的将其公布出来，西方并没有一片哗然。

简单来说，他发现，如果一个生命体在足够长的一定时间内不摄入任何食物，他就会死。

你问李亭波是谁，他是我初中同学，物理常年倒数第一。科学界失去了他就好像东方失去了耶路撒冷。

知乎用户 冰粉炒饭​ 发表

emmc 优化以后比 ufs 强

知乎用户 momo 发表

之前看过一个回答，1、华为在跟进现有先进技术路线出现了攻克不了的技术难题，不得不调整方向，或者 2、可能是来自背后投资者给的压力，导致不得不发布这样一个所谓的定律，做为阶段性的进展成果，用以抵御投资方给的压力。

不管如何，这个定律的发布，对华为来说不是一件正面的事，反而说明华为正在加剧变弱。

第 1 种情况下，技术路线只靠华为自己领跑，没有被验证过，也没有同行大规模进入，只会难度更大。

第 2 种情况，华为…

知乎用户 Dxoj 发表

这下还真是回旋镖了

华为吃了国内成熟的技术

因为现在国内有一个已经大规模出货很久的堆叠技术搞的芯片，也是华为一样的 Wafer to Wafer，是谁呢

长江存储

知乎用户 TabNahida 发表

韬定律不是技术，是一种技术路径。而堆叠技术是大家都会的技术。

而现在韬定律是指引大家按这个技术继续追求和提升他。

那么华为为什么在现在提出中国韬定律呢？

第一，我们的 EUV 光刻机看来需要更长时间；

第二，华为认为他们在折叠技术上的成功和积累已经有了足够他们后续发展支撑了；

第三，华为也是一种竞争策略，告诉竞争对手，现在我们的赛道已经转向了，我们更追求效率。

最好的芯片的目标没有变化，集成度更高，效率更高，能耗更低。

现在 AI 辅助让复杂的堆叠技术在系统优化上有了更大的可能性和有操作性了。

知乎用户 玄览​ 发表

这回答下怎么那么多专家啊？哈哈哈哈哈，绷不住了。

没别的意思，我就想问问这定律除了华为和它的拥趸水军，还有谁承认了？

知乎用户 godum 毕 发表

因为人家目前还可以磕摩尔定律，但某家不行，所谓的韬定律具体原理如下。

知乎用户 经天纬地尼赫鲁 发表

这东西就是一个计划书，相当于一个芯片的五年计划。

主要作用是稳住国内的信心。

因为在制程上，当下已经没有什么进步空间了。

不公开别人也可以用，公开了，只是给大家一个预期。

在这个没公布之前，包括我在内的乐观派，也觉得华为要在性能上卡两到三年。

知乎用户 芯垒 发表

告诉你一个设计原则，再带点概述性讲解，再牛逼的团队也要花很多工作量才能做好，而且还会踩很多不知道的坑，还会遇到不少某个地方需要产业链其他厂商去做的事情。做了这么多，钱从哪里来，赚得回来不，都是未知的。

知乎用户 戎兵 发表

有没有可能人家已经做了。这边改了个名字。类似虚拟机之余卓易通，L2 之余 L2.9999。

知乎用户 绝了 发表

我们要的就是西方来跟随呀

不是怕他们跟随，是怕他们不跟随

但是跟随代价西方企业都要付

知乎用户 默默无言 发表

韬定律的最大价值就是华为接下来可以大张旗鼓地用等同几纳米来宣传他们家的 CPU 了，而且可以肆无忌惮地在这个基础上去宣传他们的性能，因为他们已经不需要被物理约束了。

知乎用户 kevinwui 发表

Intel, AMD, TSMC 的 3D 堆叠类技术之所以选择 Logic + Memory 的架构，不是因为人家傻，是因为叠在一起搞不定散热，而平面排布是散热的最优方案。

等效运算能力之下发热量巨大，不就是因为工艺制程落后吗？现在再把火炉跟火炉堆在一起，中间层的散热问题不是更难解决了吗？

回应质疑的最佳方法就是正儿八经地拿出可量产的，成本可控的成品芯片出来。

提技术路线设想，搞各种架构创新的论文多了，可经得起实际检验，最后成功落地实现商业化的仅是极小的一部分。

拿着篇论文，还是纯粹的会议论文就能原地高潮。。。这瘾是不是有点大了？

知乎用户 玻璃沙滩 发表

华为公布韬定律，不是公开了西方厂商也可以叠加做了，是他们本来就在叠加，比中国还早

最早对 “摩尔定律” 提出失效警告的，正是它的提出者——戈登 · 摩尔（Gordon Moore）本人。而在随后的几十年里，行业的顶尖科学家们也贡献了对策

摩尔在 1975 年就主动修正了自己的定律，将晶体管翻倍的周期从 1 年延长到 2 年，并坦言成本会指数级上升 -。此后，他持续警示着这一趋势的物理极限：

• 1995 年：他预测摩尔定律将在 2005 年 左右失效。
• 2005 年：他再次将失效时间点推至 2025 年。
• 2015 年：他重申了 2025 年 的预测，认为晶体管将逼近原子级别的物理极限

因此，突破摩尔定律限制，一直大家都在研究， 就是两个方向，一是搞量子计算机 ；二是搞 3D 堆叠

Bob Colwell (前英特尔首席架构师) 2013 年基于物理和工程现实的判断，预测摩尔定律最早在 2020 年 终结，最晚不过 2022 年，他也搞了 3D 堆叠

至于公开了，就引起大家模仿，是一定不用担心

摩尔定律公开，最后搞 CPU 只有 2 家 ， 原来很多家，因为知识产权问题， 都被英特尔打到了！

所以，韬定律的公开，不怕别人模仿！

对于韬定律，有两个说法都是错误的

一是认为，韬定律是颠覆摩尔定律的重大发现

二是认为韬定律就是西方已经搞的的 3D 堆叠！

前者拔高了韬定律，后者贬低了韬定律

韬定律通过逻辑折叠，把平房改成高楼，这个思路是以前就有，但是面临几大难题：

一是 中间层无法散热，因为堆叠在一起；二是垂直互连本身也有延迟 ，要通过： TSV 微凸点 混合键合 进行层间通信，互连成本高。三是时钟同步越来越困难 当芯片越来越立体：不同区域同步困难。

因此，韬定律开始可以通过设计，把最容易实现的韬减小做到 ，后面就越来越难，迭代实现的性能增长越来越小， 而成本越来越高， 最后必然达到极限

目前，一般认为，韬定律 3-4 年实现一次迭代 ， 第一次性能可以提高 30%，第二代就只有 20%，后面是 10% 5%, 而成本是不断上涨

那韬定律是不是没有意义

也不是

第一，他可以提振信心！

我们芯片被卡脖子， 华为提出一个方向，在没有 EUV 的情况下，也自己搞出高性能芯片！

第二，构建 “去美化” 的自主生态
“韬定律” 就像一面旗帜，号召建立一个不依赖最先进光刻技术的自主半导体生态, 可以盘活存量资产：它让国内数百亿美元的成熟制程产线直接成为 “先进产线”，极大提升了现有投资的战略价值 - 倒逼工具链创新：“逻辑折叠” 等复杂设计需要全新的 EDA（电子设计自动化）工具，这会催生新的国产 EDA 需求。这将带动一批国内 EDA 公司（如芯和半导体等）发展，共同打造完整的国产芯片 “设计 - 制造” 闭环

华为不怕公开韬定律被抄袭

过去 6 年，华为已基于该理念成功设计并量产了 381 款芯片，这种端到端的工程能力和量产经验，是无法通过一篇论文获得的

华为的 “逻辑折叠” 核心在于前端设计层面的重构，而非后端的封装。它直接在裸芯（Die）内部进行垂直整合，

华为的目标已从 “单芯片性能” 转向 “系统级效率”，其战略核心“超节点 + 集群” 正是为绕开单芯片工艺瓶颈所做的准备

巨大的转换成本：任何竞争厂商若要全面转向 “时间缩微” 路线，都将面临高昂的人才、工具和架构转换成本。专利与品牌护城河：华为必定会进行严密的专利布局 ——— 当年，英特尔就是靠专利诉讼，打败追随者

知乎用户 不知天命 发表

你以为他公开的是定律，其实公开的是个名称，至少以后没人能跟华为抢这名字了对吧

知乎用户 第五袋 发表

摩尔定律怎么来的？Deepseek 告诉我：

具体背景和过程如下：
发表文章：1965 年，美国《电子学》杂志（Electronics Magazine）请摩尔撰写了一篇关于半导体行业未来发展的文章，题为《让集成电路填满更多元件》（Cramming More Components onto Integrated Circuits）。
观察数据：摩尔在准备这篇文章时，分析了从 1959 年到 1964 年集成电路上晶体管数量的变化。他发现，每年集成电路上可容纳的晶体管数量大约会翻一番。他据此预测，这一趋势在未来十年（到 1975 年）仍将持续。
初次表述：在文章中，他写道：“最低元件成本下的元件复杂性，每年大约增加一倍。” 他预测，到 1975 年，单个芯片上可以集成多达 65000 个晶体管（当时最先进的芯片大约有 1000 个）。
修正与流行：
十年后的 1975 年，摩尔回顾自己的预测时发现，实际增长速度略慢于每年翻倍，大约每两年翻一番。于是他将预测修正为 “每两年晶体管数量翻一番”。
后来，他的同事、加州理工学院教授卡弗 · 米德（Carver Mead）将这一规律简称为 “摩尔定律”（Moore’s Law），这一名称很快在半导体行业和科技界流传开来。
另一个常见的表述——每 18 到 24 个月晶体管数量翻一番——是对摩尔 1975 年修正版的另一种概括。英特尔前首席执行官大卫 · 豪斯（David House）曾将其表述为 “每 18 个月芯片性能翻一番”（综合了晶体管密度和芯片速度的提升）。

所以摩尔定律说是定律，实际上是摩尔观察到了这个现象，做了一些预测，然后市场呢又确实按照这个预测的情况在发展，直到之前失效（物理墙）。

所以我对韬定律的理解，就是它是一种对未来的预测，发展的预期方向，或者是技术路线的一种演进思路。

知乎用户 斯帕不爱卷​ 发表

首先你要理解一个很多人不愿意承认的事实，西方人并不比我们聪明。

你以为知识产权这么容易抄吗？

知乎用户 风铃 发表

我认为，韬定律最深的商业阳谋，在于西方国家无法全盘模仿。

开始之前先纠正一下一个常见的误区，认为韬定律和过往的先进封装是一回事。

其实不是。

我这边来打一个比方，比如说你要生产苹果汁。

最原始的方案是农民种地，采摘苹果，把相对残次但是又不至于是坏果的苹果装车，遇到果汁厂，榨汁，装瓶。

先进封装则是把果汁厂直接开到果园旁，缩短从苹果到果汁的运输距离。

韬定律更加离谱。

我们假设榨汁机是某种高科技的产物，我们的榨汁机性能远不如进口的，导致榨汁速度慢，从水果到果汁到装瓶的时间会延长，而苹果氧化太快，这会影响苹果汁口感。

于是我们采取了一个非常极端的解决方案：搞一个垂直厂房，楼顶是苹果树，苹果采摘以后会按照水果品相的优劣把相对交较差的直接送到楼下一层的榨汁厂，榨汁完再直接传到更下一层楼的罐装厂，然后果汁出厂以后，直接上了旁边的高铁站。

被大家说烂的先进封装，其本质还是在固有规范上做出后道封装级别的改良。

而韬定律是在受到技术和产业链双重封锁的前提下发掘出来的平行解。从晶体管结构层面开始，一直到系统层面直接开始重构，并做高强度的整合和嵌套。

最核心的部分是原先单层的晶体管平铺的构造，通过 “折叠” 成 2 层甚至多层，部分晶体管垂直排列，打通上下层信号的链路，缩短信号传输的时长以及降低消耗，这个应该是创新的主要部分。

就拿内存来说，采用韬定律的内存使用的不是标准的 DDR，而是在 DDR 的标准基础上进行了一些修改，（这种晶体管级别的重构则意味着诸如内存颗粒结构的变化。）以降低时序上的开销，同时，内存与 CPU，GPU 沟通的协议也是在标准的协议基础上进行了深度的客制化。

通过需要更大开发人力投入的代价，发掘硬件的天花板，克服在制程上的差距，是韬定律的核心。

为什么我说韬定律西方国家无法复制。

一方面，韬定律是个平行解，而不是取代解。西方国家在已有先进制程工艺的管线的情况下，没有必要重复造轮子。

另一方面，虽然韬定律的解决方案短时间内在局部上会有优势，但是整体来看，我们还是在进行技术上的追赶。

韬定律能让原先 10 年年的差距最后变成 5 年，如果叠加我们在半导体装备和材料上的追赶，这个速度还会进一步加快。

追上了以后再去谈领先的事，是更务实的态度。

不仅如此，长远的看，韬定律涉及多个环节的深度整合，而这种整合恰恰违反了现有商业规律，且难以打破。

传统半导体产业的商业逻辑是高度的分工专业化：CPU 厂做 CPU，内存厂做内存，光模块厂做光模块，每个环节都有自己的利润池和话语权。

韬定律的逻辑则相反：打通各个环节，降低信号沟通的壁垒以减少延迟和开销；用高度客制化的方案取代原有的通用解；用额外的开发资源（即中国的工程师红利）去换取定制化方案更高的性能上限；同时用内部协同的方式对利润进行二次分配。

川建国没有对其他国家产业链进行华为那种程度的封杀。那些国家的企业依然可以依赖高端光刻机，自然没有动力去追求系统层面的最优解。

知乎用户 delight​ 发表

前沿科学最关键的一点在于：你不发出来让同行评议、充分讨论，你怎么知道你这条路线靠不靠谱？就算是天才，也有自己的局限，你自以为自己是对的，在没有其他成功经验的情况下自己闷头做，效率低不说，很可能会错过真正好的解决方案，甚至可能就是死胡同。

就目前华为发布的 tao 定律来看，他们如果不靠先进制程，纯做堆叠，很快就会撞上散热墙。因为单位面积下晶体管数量虽然增加，但每个晶体管的绝对尺寸并没有降低，发热就会随着晶体管的数量增加而增加。立体的芯片就像动物体一样，发热与体积是线性关系，也就是半径的三次方关系，而散热与表面积是线性关系，也就是半径的二次方关系。也就是说随着叠层增加，发热的增加速度远快于散热能力的增加速度，散热很快就跟不上了，这是实打实的物理墙。

华为肯定也想到了这一点，但要想解决它，我想不到有什么好的办法，这可能需要全行业，尤其是那些搞半导体半个世纪以上的企业一起想办法才能解决。如果这个问题解决不了，tao 定律也就是个一锤子买卖，发展不了几年。

知乎用户 肖翔 发表

韬定律是永乐大典？

又要被西方偷去了

知乎用户 直言 发表

如果这真是颠覆摩尔定律的新技术，那么就代表东大科技又遥遥领先美国了，美国股市应该大跌才对，但是相反，美股大涨了

知乎用户 看看哦哦 发表

华为能做，其他厂商也可以做？华为的三折叠出来多久了，友商怎么不做呢？

中国六代机飞了多久了？西方国家做出来了没？

中国高超音速导弹出来多久了，西方国家做出来了没？

西方大部分国家连个圆珠笔芯都造不出来，你让它们弄更高科技的东西不是为难人吗？

知乎用户 小杨​ 发表

能干涉时间领域的我估计只有如来佛祖了

知乎用户 墨鱼人 发表

台积电每年都公布未来的技术路径，连什么样子都展示得一清二楚，但是英特尔和三星根本复制不了，原因很简单，芯片生产出来有几百道工序，只要不公布工程细节，对手只有大致的概念生产出来的都是次品

知乎用户 看客 发表

韬，是六韬的韬，是韬略的韬，是韬光养晦的韬，更是从毛选里学来的韬。

很多人只看到华为抛出一个叫 “韬定律” 的新概念，觉得不过是又一次技术造势，却没看懂，这不只是一条技术规律，更是一盘藏了多年的东方韬略，摆在台面上、谁都看得懂却拦不住的顶级阳谋。

如果用毛选思想的内核去扒透这件事，你会发现，华为这一步走得很绝，处处都是老一辈革命者博弈世界的底层逻辑。

所谓韬，本就出自《六韬》，讲的从来不是逞一时之勇，而是藏锋、隐忍、蓄力，在对手划定的规则里处处受限，就不跟你在你的战场死磕。

西方靠着摩尔定律把持全球半导体几十年，逼着全世界都去卷先进制程、卷光刻机、卷纳米尺寸，这条赛道是他们亲手画的，规则他们定，门槛他们守，我们越追，越被动，越拼，越被卡脖子。

华为被一轮轮制裁打压，沉寂这几年，表面看是节节退守，实则是典型的韬光养晦，先为不可胜。不硬碰硬，不正面死磕，避开对手最强的优势领域，自己另辟蹊径，这本身就是毛泽东思想里最经典的迂回破局、独立自主。

别人堵死了光刻机这条路，那就不走这条路，不被对方的技术霸权牵着鼻子走，自己定义一套新的性能逻辑。

现在把韬定律公之于众，就彻底从暗棋摆成了阳谋。更是宣示着，打了 8 年的科技战，已经到了战略反攻的时候。

阳谋最厉害的地方，就是我把路摊开给全世界看，逻辑明明白白，你看得懂，却破不了。摩尔定律已经走到物理极限，成本堆到离谱，全球绝大多数企业都被这套旧体系绑架，苦不堪言。

华为直接抛出新定律，等于告诉全世界：不必死磕先进制程，用逻辑折叠、时间维度换性能，普通工艺照样能实现高端算力。

这不只是技术发布，本质上更是争夺产业话语权。

放到毛选的视角看，就是抓主要矛盾。当下中国科技最大的矛盾，从来不是芯片做不到几纳米，而是西方用一套垄断规则锁死我们的上限。华为这一手，直接打碎旧赛道的唯一性，把追赶的被动局，变成制定规则的主动局。

更深一层，是统一战线的老智慧。

把朋友搞的多多的，敌人搞的少少的。西方少数巨头靠着技术封锁吃红利，可全球大部分厂商、国家，都被摩尔定律的内卷折磨。华为公开路线，敞开合作，等于拉拢全世界被旧体系压榨的力量，孤立搞霸权的少数玩家，以技术普惠破技术垄断。

说到底，韬定律的发布，是隐忍多年后的亮剑。

之前是韬略，藏而不露，蓄力自保；如今是阳谋，光明正大，引领格局。

不靠蛮干，不靠硬刚，走独立自主的新路，以弱胜强，换道超车。

这不是一家企业的技术宣言，而是一套中国语境下，对抗外部封锁、实现科技自立的时代博弈。

知乎用户 休言​ 发表

这里面有个成本和必要性问题

如果我能用 3nm 的技术, 有没有必要去搞 3d 芯片设计.

如果制程的收益越来越小, 3d 芯片是一个投入方向.

但是苹果的芯片是 100mm2 这样的芯片面积, 台积电的良率很好, 成本很好, 没必要搞成两个 50mm2 的芯片进行 3d 封装.

而中芯的 7nm 做大面积芯片良率就会下降很多. 这样的情况我做两块 50mm2 的芯片反而良率会提高. 成本会更划算.

加上逻辑折叠, 也就是优化布线距离, 可以提高性能, 降低能耗, 也就是韬定律.

华为这样做就收益很明显. 提高了良率, 也提高了能效. 功耗更好了, 性能更强了, 价格更低了. 这都是好处.

英伟达的芯片都是 400mm2 以上的面积, 做成多芯片是否更好也有可能, 但是目前收益不明显. 因为基本都是计算单元, 发热严重的. 最重要是解决和 hbm 的通信问题. 华为在这里的方案是光模块实现芯片间互联.

知乎用户 艹木木 发表

阳谋无解，没什么可保密的。
韬定律和摩尔定律同为技术基础概念，不是什么机密的东西。

就好像建大厦的地基，两者打得地基不一样，一个叫韬地基，一个叫摩尔地基。

未来的 AI 发展更适合在韬平台上。韬也不是什么叠加技术，韬定律是 3D，摩尔定律是 2D，多了一个维度。

华为是打了韬地基，在此基础上已然建了七八层楼了，到今年秋季，就会建到十几楼高，属于高建筑级别了。

美国的公司在摩尔地基上已然建成了摩天大厦，除非推倒重建，或者另外按照韬地基再建一个，否则没有什么可学着华为做的。

现在的问题是，美国的所有资源基本都投入到加盖他们这栋摩天大厦上了，即便是再兴建 AI 楼层，也已然都加盖在这栋大楼上了，即便快到其极限了，也只能是在原有的大厦上硬加盖。推倒这栋大厦绝无可能，重建的话就变成华为领先他们落后了，那怎么吹高股市？

知乎用户 后青年时代 发表

我对最近热议的「韬定律」，首先怀疑的不是「公布以后会不会被洋人偷学去」，而是它本身是否真的配得上「定律」这两个字。

这几年我们见过太多「遥遥领先」式的技术叙事，一个概念刚被提出，工程细节还没有充分展开，量产数据还没有公开验证，市场表现还没有经过完整周期考验，舆论场已经迫不及待把它包装成历史转折点。所以我对「韬定律」的态度很简单：可以关注，可以期待，但不急着封神。

摩尔定律严格说也不是物理学意义上的自然定律，但它至少对应了几十年可观察、可验证、可重复的产业经验。晶体管密度、制程推进、单位成本、性能提升之间，曾经形成过一个相对稳定的工程与商业节奏。而「韬定律」目前更像是一种技术路线倡议，或者一种工程方法论。当几何缩微越来越困难时，不再只盯着尺寸，而是试图从信号传播时间、逻辑路径、互连结构、封装协同和系统架构上继续榨取性能。这个方向并不荒唐，甚至很重要。但方向重要，不等于它已经成为「定律」。

一个技术概念要从「想法」变成「定律」，至少要经得起反复的验证。它现在更适合被称为一种 “探索路线”，是因为要真正把这个概念落地，还横亘着三座绕不过去的、冷冰冰的工程大山。

首先是散热墙的硬限制。二维布局下的散热已经让工程师掉光了头发，如果将逻辑结构进一步立体折叠，中间层的热量怎么导出去？热点叠加怎么控制？工程世界不相信口号，芯片不会因为一句 “相信我们的人，一定可以完成任务” 就自动降温。

其次是工具链与生态的重构。半导体不是画一张漂亮架构图就能做出来的，设计软件（EDA）、工艺库（PDK）、时序与功耗分析、IP 生态，每一个环节都要跟着变。要做完整的三维逻辑折叠，等同于要重铺一整套底层的产业交通系统。

最后是良率与成本的概率游戏。多叠一层，不是简单多加一块积木，而是多引入一组失败变量。如果成本高得离谱，良率无法稳定，商业上仍然是站不住脚的。

至于题主问的 “公开了西方厂商不也可以叠加做了吗”，这个担忧其实低估了半导体巨头们的底蕴。

半导体行业真正的壁垒，从来不是一个名字，也不是一个 Idea。真正的壁垒是材料、设备、EDA、PDK、IP 库、封装工艺、良率控制、供应链组织和商业化能力。

爱因斯坦把质能方程 $E=mc^2$ 写出来之后，全世界都知道原子弹的原理。但公式和工业能力之间，隔着矿产、材料、精密设备、超高精尖人才、组织管理以及国家级的工程体系。

西方厂商如 Intel、AMD、TSMC、三星并不是等华为公布「韬定律」以后，才知道先进封装、3D 集成、Chiplet、混合键合、互连优化这些方向。它们在这些领域已经投入、布局了多年，并不缺概念，也不缺路线图。公开一个方向，并不等于公开一整套可量产的工业能力。

工程世界最残酷的地方就在这里：知道，不等于做到；做到一次，不等于能量产；能量产，不等于成本可控；成本可控，不等于能形成生态。

西方巨头们有现成的 EUV 先进制程和成熟生态拼命吸金，未必有动力和紧迫感去打破现有利益格局；而中国这边，是在被卡住设备后的客观现实下，被迫在架构优化和系统工程上寻找一条艰难的 “绕行路径”。这件事有价值，甚至带有一点悲壮。但悲壮不能替代验证，自主探索也不自动等于技术成功。

所以真正值得观察的，不是「韬定律」这个名字响不响，也不是自媒体标题里写了多少次「突破封锁」或「弯道超车」。真正值得观察的，是后续真实交付的产品，以及几个毫无弹性的底层工业指标。

如果指标最终站得住，那么它当然值得极大的尊重。那说明中国半导体在极端受限条件下，确实硬生生蹚出了一条血路。但在这些冷冰冰的工业指标真正落地、接受市场大周期检验之前，我更愿意把它看作一个非常值得追踪的技术方向，而不是一个已经成立的「定律」。

毕竟, 这些年，「遥遥领先」的概念太多了。

知乎用户 Eric 发表

摩尔定律公布的时候，不也没有藏着掖着？

搞商业不是搞神秘主义

除了一些必要的商业秘密，大部分都是要公开的

三折叠完全公开，你也可以随便拆开，三星一样复制不了，有什么怕的，怕能解决什么问题呢？

韬定律并不是什么秘密，实际上是根据当前芯片发展提出了总结性的论断和预言

华为不提，也会有其他厂家自觉不自觉的这样做，华为并不是唯一，更不是最早的先行者。

但华为提出来，就是要大家思考一个问题

到底是要迷信制程就是一切，还是相信制程之外别有洞天？

解放思想，这才是重点。

这和 DS 开源部署一样，就是要打破美国的没有英伟达算力卡，就不可能有 AI 研发的未来的鬼话。

告诉全世界，AI 研发不是只有盲目堆算力一条路。

争的是规则，定义，话语权，发展路径

把 DS 藏起来，那它只是个普通的廉价模型，公开它，它才是世界级的挑战者。

华为今天也是同样，当一个理论不公开，他最多算个刺客，但它公开了，实现了，那它才是新的王。

而且大家都认定只有制程改良是唯一的路，那资源就会导向那个方向，成为摩尔定律的助力。

如果大家承认只要实现时间层面的效率提升，本质一样，那各种研发的投入也会导向这个方面，成为韬定律的助力。

大量的研究，试错，都会节约华为的时间。这远比自己藏着掖着有价值。

华为并不畏惧竞争，他在期待更多人参与进来。百花齐放才是春吗。

知乎用户 知乎用户 86160 发表

前有光刻机厂，现有韬定律，还是且听龙聆吧

知乎用户 实力派大星 发表

就好像东大卷产能

996 定理公开几十年了

谁能跟呢

还是东大独一家

华为有外在原因和内在的禀赋

来投入巨大资源实现这个路线

这个红利别家是吃不到的

单从市场经济角度看

它未必能竞争得过

充分市场化的供应链体系

但对绝大多数中国公司来讲

卡脖子只有早卡和晚卡之分

今天个人投资者已不能投资美股

明天你还能依赖西方的供应链吗？

对了， EUV 这条路大概率是走不顺了

否则华为也不至于换赛道

知乎用户 前浪不倒君​ 发表

谁还记得 GPU Turbo？

这个公司主营业务就是造词，

广告法管不到的企业，没有之一。

知乎用户 不言 发表

先说清楚，该技术赛道（所谓韬定律所所指）属于全球半导体行业共识，并非华子独家独创，更不是首提者

韬定律中的 3D 堆叠、混合键合、背面供电、封装级光互联，是台积电、英特尔、AMD、IBM 常年深耕的成熟赛道，全球半导体路线图 IRDS、IMEC 研究院，以及 IEDM、ISSCC 顶级芯片会议，早已长期论证该方向可行性。

AMD 3D V-Cache、英特尔 Foveros、台积电 SoIC 均已实现量产落地，华为布局该路线应该符合行业大势，对该技术方向本身存在过度夸大之嫌。

具体技术路线，海外巨头确实早就布局、也已经落地多年，包括如下：

1. 3D 堆叠 + 混合键合

早在上世纪 80 年代就有学术界研究，英特尔 Foveros、AMD 3D V-Cache、台积电 SoIC 都已经大规模量产；索尼、美光也很早就把混合键合用在图像传感器、HBM 显存上，这条技术赛道是全球行业共识，并非华为首创。

​2. 把「延迟 / 时间」当作优化核心

计算机体系架构几十年里，学界一直把 RC 延迟、系统时延作为关键指标，经典教材、各大芯片公司架构团队日常都会围绕时延做设计；近封装光互连、统一总线，也是欧美大厂在高端算力芯片里推进多年的方案。

​3. τ这个概念本身

电路里时间常数τ是基础物理常识，用延迟做优化目标不算全新科学发现，更偏向一套顶层工程叙事框架，而非突破性基础理论。

何庭波，她是华为海思总裁、整体半导体业务一把手，属于业务和研发总负责人，并非只是单一市场和营销岗；日常既要统筹芯片研发、供应链、量产，也要对外做行业战略沟通，这种高管牵头发布行业展望类文章，在科技圈十分常见。

她发表韬定律这类 “展望预印文” 本身就不是纯学术实验论文。这是篇 perspective（观点展望）预印本，不是 IEDM、ISSCC 那种需要完整实验数据、同行严苛评审的硬核技术论文。

为什么大家会对所谓韬定律，觉得有违和感？有如下可能：

论文发布渠道是预印平台，缺少权威同行评审，没有附上显微实拍、对照实验，只有指标结论，很容易让人觉得宣传感过重。

叠加华为被外部制裁背景，受众很容易默认这类文稿偏向信心传递，会下意识把战略叙事和营销宣传绑定。实际上，企业高管讲技术路线并不违和，违和的是文稿只给结论不给完整实验支撑。调侃是一篇华子炉火纯青营销类技术报告，是不可取。更客观合理的态度是，技术路线符合全球趋势认可，但所有性能数据，必须等芯片完全量产、第三方拆解评测之后，再下定论。

知乎用户 dahai 发表

既然大家都在聊摩尔定律和滔定律，我在来个电子传播定律：更新材料，加快电子传播速率，以前 100 毫秒走一个循环，现在 10 毫秒走一个循环，也可以！！！

知乎用户 xiaosuobjsd 发表

我也可以公布韭定律，把终端用户体验当成最终优化目标，也别优化制程了，请何总和余总多参会发布点消息，鸿蒙大脑的体验就上来了

知乎用户 Irasfel 发表

叠加电路不是两块板子上下一摆就好了

这里面有很麻烦的工程困难

打个比方就好理解了，都知道六代机无非就是提升隐身性能和速度，多简单，那为啥美国佬还做不出来？

每天技术路径都有依赖惯性，老外有 euv 的康庄大道，为啥和你挤这条羊肠小路？

华为这条路，都是被逼出来的

知乎用户 安静的秦淮河 发表

nsa 到底是不是 5G 啊

@华为

知乎用户 知乎用户 Qaampl 发表

因为这个不是给内行看的，内行早就知道 more than moore 了，这个是给全社会看的，让大家不要因为摩尔定律推不动就恐慌，就觉得这个行业不值得投资了。

华为本质上是用一套理论让所有有一定认知能力的人都能看明白业界在做什么，为什么有前途，为什么值得投资。

注意了，这不是说华为公布的韬定律没有含金量，因为摩尔定律也就起这么个作用。

知乎用户 阿巴阿巴 发表

这种靠垂直堆叠来缩短芯片内部的传输线从而改善延迟的技术其实很多厂家很早前就在做了。

以前的芯片器件都是平面分布的，随着器件增多，芯片面积只能摊开一些。于是大约十几年就有人想，能否把一些器件垂直摆放呢？就像是厨房的瓶瓶罐罐放到一层层的架子上，那这样占地小，拿取也更有效率。答案是：有的。

但是这会有一个问题，垂直叠放在上层的器件怎么对准下层的器件连接点呢？好难做啊，于是大家伙一合计，这样做很浪费人力，做一款芯片可能要很多工程师去调去弄，并且做一版就得调一版。

如果把器件做小，那就很好办了，设计还是按照老办法去设计，只不过代工出来芯片更小了，连接线更短了，延迟也低了。这多省事啊，只要代工厂工艺一改进，后续直接弄到这上面来机器一开哐哐流片。这就是现在主流路径从 10nm 到 3nm 的演进走的就是这个路子。

但是垂直堆叠 die 的技术不会就此死去。工程师发现，存储芯片，比如说 flash，走线规整，大量存储阵列其实就是芯片设计工程师复制粘贴。。。那既然这样，这玩意堆起来的话，连接点不就很好对齐吗。于是 3D flash 应运而生。。。

回到华为的 tao 定律。

首先，把一个技术冠以定律二字很容易激起我们这种工科直男的逆反心理，因为我们接受的教育里，只有物理法则配叫定律。华为这个，显然属于工程技术的改进方式，硬要称定律也不是不行，但是看了总觉得别扭。

其次，这个技术实在算不上多新，无论你是用在逻辑芯片的堆叠还是用在传感器芯片的堆叠。其实没有本质的不同。但是华为这么一宣传，普通人算是知道了芯片还能折叠起来去设计。

最后，还是那句话，当前，这种路子很耗费人力（工程师的眼睛和头发），对散热的要求也是一大挑战。这属于当前被限制先进工艺下走出的无奈之举。不过好消息是，特征尺寸的确快走到头了，再往 3nm 以下进化，难度已经很大了。芯片平面上的面积缩减如果无法再继续，那么垂直设计可能是确实是未来趋势。

知乎用户 shaping 发表

该进场的都进场了，发布一个定律就能拉高一波

牛顿第一定律、焦耳定律什么的都有公式

这个定律有没有公式什么的？

知乎用户 夜狼 发表

重新定义 “定律”，物理学不存在了

知乎用户 华为爵士 发表

各行各业的人又成了芯片领域的专家，然后大肆贬低，厉害了

知乎用户 动物园猴子饲养员 发表

别人有比你这个 law 的方案产出的东西更强的，那你凭什么认为这个 law 是个正经 law?

Moore’s Law 是因为英特尔当年真造出来了世界上最牛的芯片引领发展

Scaling Law 是因为 openai 当年真造出来了最强的 AI 引领 AI 发展

你华子发明的这个劳什子 Tau Law, 有什么最顶级的芯片发布吗？自己都没跑通凭什么认为能引领未来发展？

感谢评论区指正，脑子抽抽把英特尔记成英伟达了

知乎用户 QuinHai 发表

非业内人士，我理解的老架构是多层板，也就是目前芯片是一层在加一层 叠上去的，然后每层是通过铜链接，哪怕都是 7 纳米，延时也大，韬定律是个立方体，同样的体积，内部没有层的概念，而是一个立方体，有点象重庆的楼 看看你在 13 层 其实你在别人的一层。

然后公布了 本身半导体能做多层点的每几个国家，现在新架构可能要推翻以前的全部思路，不是这么容易实现的。

知乎用户 budongdashi 发表

因为华为只是在画饼，他没有信心，拉了更多厂家下水甚至可以先帮他探路

知乎用户 CCPC 第一是 发表

我看这几天的讨论有两个极端：一个极端是自称业内人士，甚至专家，把华为这个技术说得一文不值，认为这是落后的技术，人家西方不屑于用这个技术，没有啥秘密。

另一个极端则是盲目崇拜，以为这个技术已经打败了西方现有的技术，并且比他们高明非常多。

我是外行，但我持开放的态度，难道我们不能让子弹飞一会儿吗？何廷波宣布的这个目标是在 2031 年在成熟制程（如 14nm/28nm）实现等效 1.4nm 算力。

你看，2026 年到 2031 年不就 5 年时间吗？华为如果是吹牛，牛吹出去了，你要是不相信，难道不能等五年以后它出洋相吗？

现在就急吼吼地把人家说得一文不值，比如有人认为它这个技术没法解决散热问题，等等，不怕自己到时候出洋相吗？

另一波人盲目相信，认为华为技术太了不起了，已经实现了技术突围，并且已经把西方踩在脚下，这也太过了吧？

总之，我选择让子弹飞一会儿，当然衷心地希望韬定律成为经得起历史检验的技术创新，更希望中国在人工智能的竞争中脱颖而出，最终大胜西方，让我中华民族扬眉吐气。

但现在宣布胜利还过早。据说摩尔定律至少在达到硅原子的直径 0.22nm 之前还是有效的，按照 ASML 光刻机的规划路径，在 2037 年的时候，就会实现 0.2nm 的工艺，在 2039 年之后，要实现比 0.2nm 更小的芯片工艺。

就看两条技术路线竞争的结果吧。

革命尚未成功，同志仍需努力。

知乎用户 Urvin​​ 发表

另外一个角度。三到五年以后，物理折叠肉眼可见会走到尽头，而通过逻辑折叠还可以继续提高效率。在芯片设计制造投资如此巨大的情况下，理想的是先榨干物理折叠潜力，大家再卷逻辑折叠。但华为阴差阳错，迫不得已开始提前投入逻辑折叠，得知这个消息，其他巨头跟不跟？不跟，五年足够华为在逻辑折叠路线上建立起绝对领先的护城河，到时候再加上制程逐步赶上，将来如何跟华为竞争？跟，两个路线同时投资，不说资本，人才都不够用。

这是很难做出的选择，华为提前把选项提了出来，国外巨头非常难受，而美国帮华为提前做出了选择。

知乎用户 vincent_hou 发表

知乎上成千上万的所谓半导体专家们，去和这些国际机构辩论：

IT 之家 5 月 27 日消息，在 5 月 25 日召开的 2026 国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波发布 “韬（τ）定律”。这是中国企业在全球半导体领域首次提出引领产业发展的新原则，引发行业热议。

全球科技、地缘政治与金融界的权威机构及领袖级人物在过去 48 小时内对 “韬定律” 进行了高密度的定向拆解。IT 之家为大家梳理各大具体权威机构、知名媒体以及行业顶级专家的具名评价、核心论点及技术质疑：

大摩在发布的全球半导体专题报告中指出，“韬定律” 彻底颠覆了西方的 “几何缩放（Geometric Scaling）” 迷思，将竞争维度拉到了系统能效、信号完整性和全栈时间压缩上。

大摩预测，该定律中提及的 “近封装光学（Hi-ONE）” 和统一总线（UnifiedBus）架构，将直接颠覆全球 AI 算力集群的互联范式，是推动 1.6T/3.2T 光模块和先进封装行业实现呈指数级增长的底层基石。

彭博社资深科技评论员指出，在过去几年里，华盛顿的制裁逻辑是 “卡住前道光刻机（EUV），就能将中国芯片锁死在 7 纳米或 5 纳米门槛之外”。而何庭波展示的“韬定律” 证明，华为已经完全放弃了在西方传统赛道上的肉搏，转而通过“换道超车（Lane-changing strategy）”，利用后道先进封装和 3D 系统集成来对冲前道设备的落后。

《EE Times》撰文全面拆解了何庭波论文中的核心数据。文章指出，西方业界不应将该定律视为炒作，因为华为用过去 6 年秘密量产的 381 款系统级芯片（SoC）作为了强大的数据背书。

该媒体高度关注论文中披露的 2026 年秋季新款麒麟芯片数据 —— 通过逻辑折叠（Logic Folding），其晶体管密度从 155 MTr / mm² 提升至 238 MTr / mm²。文章称，这表明 “全栈 3D 折叠” 已经完全具备了商用和大规模量产的临界条件。

作为半导体传统强国韩国的权威媒体，《朝鲜日报》头条评论指出，华为给出的 “到 2031 年通过逻辑折叠实现等效 1.4 纳米（1.4nm-equivalent）密度” 的时间表，将对全球晶圆代工版图带来地壳变动般的冲击。这意味着三星和台积电在物理先进制程上的绝对领先优势，在实际商用场景中可能会被华为的 “系统级优势” 大大抹平。

SemiAnalysis 首席分析师 Dylan Patel 在其最新的简报中指出，“韬定律” 的核心精髓在于系统内部的通信。华为通过 UnifiedBus 架构，将集群内的通信延迟从微秒级直接压缩了 500 倍至 100 纳秒（100ns）级别。这表明华为正在先进封装领域打造属于自己的 “Nvidia NVLink”，其野心是用空间换时间，用 3D 堆叠的整体算力去对冲单个 AI 芯片在纯算力上的不足。

TechInsights 的副总裁级分析师在接受采访时泼了一盆冷水。他指出，“逻辑折叠” 意味着将原本平铺的电路像折纸一样在垂直空间高度重叠。这在解决延迟和密度的同时，会导致芯片内部热量的聚集达到恐怖的级别。如果华为无法在材料学（如钻石散热片或全新液冷技术）上取得颠覆性突破，芯片在实际高频运行中可能会因为过热而被迫严重 “降频”，导致理论上的等效性能大打折扣。

从全球机构观点来看，以《EE Times》、摩根士丹利为代表的机构认为华为 “韬定律” 打破了传统摩尔定律的单一物理尺寸维度，正式开创了全栈系统级 “时间压缩” 的全新范式。

彭博社、《朝鲜日报》则证明了美国企图用限制 EUV 光刻机来封锁中国半导体的策略正在失效，中国已成功完成了 “车道切换”。

SemiAnalysis（Dylan Patel）认为华为真正的杀招不是手机，而是利用此定律在 AI 数据中心（昇腾生态）全面对标英伟达的 NVLink 高速互联。

TechInsights 则提出了垂直 3D 堆叠将面临极严苛的内部散热瓶颈，以及后道先进封装（Hybrid Bonding）在良率与成本上的地狱级考验。

华为韬定律，全球权威媒体 / 机构 / 顶级专家们都怎么看

知乎用户 小木头 发表

如果把每个芯片比作建在一片陆地上的一栋楼，楼越高性能越好的话，华为的技术路线相当于对一栋楼进行定制化的设计施工使这栋楼能比原来建得更高。而制造技术的进步相当于把这片陆地整个地基直接给抬高了，建在这片陆地的所有楼高度都更高了。

这个比喻是否恰当？

————————- 更新

这个定律没有什么实质内容，类似于鸿蒙 +4g>5g。说明白点就是华为认为系统级的优化带来的性能提升等效于芯片制造工艺的提升。

这个观点没有什么错，只是系统级优化带来的性能提升性价比是否大于工艺制程提升这个要打个问号，另外是否这个定律说明华为将精力投入到了系统级优化而非芯片制造领域？

我们本来是希望在芯片制造领域突破封锁，这些年投入了大量的资金。现在暗示我们芯片制造不需要突破了，因为系统优化就可以获得同样高性能的芯片？？？关键是这系统优化明显是高度定制化的东西，不能像制程提升那样对所有芯片普惠。

所以这个定律其实是发给高层看的，大概相当于你看这些年烧了这么多钱还是有成果的，虽然不是在制程上，但我摸索出了另外一条路，要不就算考核通过了，以后也从这条路去继续发现

知乎用户 sundreaming 发表

遥遥领先在搞新概念搞新词汇这一块绝对是遥遥领先的。

知乎用户 永昌 发表

西方：“卧槽，你你你有那么好的技术，为为为为什么不早点告诉我？”

最简单好用的 VPS,没有之一，注册立得 100 美金